

MACHINE-ASSISTED TRANSLATION (MAT):

(19)【発行国】

(19)[ISSUING COUNTRY]

日本国特許庁(JP)

Japanese Patent Office (JP)

(12)【公報種別】

公開特許公報(A)

Laid-open (kokai) patent application number (A)

(11)【公開番号】

特開平11-150119

(11)[UNEXAMINED PATENT NUMBER]

Unexamined Japanese patent No. 11-150119

(43)【公開日】

(43)[DATE OF FIRST PUBLICATION]

平成11年(1999)6月2 June 2nd, Heisei 11 (1999)

 \Box

(54)【発明の名称】

(54)[TITLE]

法とその装置

シリコン半導体基板の熱処理方 The heat-treating method and apparatus of a silicon semiconductor substrate

(51)【国際特許分類第6版】

(51)[IPC]

H01L 21/322

H01L 21/322

21/205

21/205

21/26

21/26

[FI]

[FI]

H01L 21/322

Υ

G

H01L 21/322

21/205

21/205

21/26

21/26

G

【審査請求】

[EXAMINATION REQUEST]

未請求

UNREQUESTED

【請求項の数】

[NUMBER OF CLAIMS] 4

【出願形態】 F D

[Application form] FD



【全頁数】 6

[NUMBER OF PAGES] 6

(21)【出願番号】 特願平9-331203

(21)[APPLICATION NUMBER] Japanese Patent Application No. 9-331203

(22)【出願日】

(22)[DATE OF FILING]

4 日

平成 9 年 (1 9 9 7) 1 1 月 1 November 14th, Heisei 9 (1997)

【新規性喪失の例外の表示】 特許法第30条第1項適用申請 1997年10月2日 社団法人応用物理学会発行の 「1997年(平成9年)秋季 第58回応用物理学会学術講演 会予稿集第1分冊」に発表

The display of the exception of lack of novelty]

There are Article 30 of a patent law, 1st-item application. October 2nd, 1997 It was announced at " 1997 (Heisei 9) autumn, the collection of the 58th applied-physics meeting scientific lecture-meeting manuscript and the 1st separate volume" of corporation appliedphysics meeting issue.

(71)【出願人】

(71)[PATENTEE/ASSIGNEE]

【識別番号】

000205351

[PATENTEE/ASSIGNEE CODE]

000205351

【氏名又は名称】

住友シチックス株式会社

Sumitomo Sitix Corp.

【住所又は居所】

兵庫県尼崎市東浜町1番地

[ADDRESS]

Hyogo Prefecture Amagasaki-shi Higashi

Hamacho 1

(72)【発明者】

(72)[INVENTOR]



【氏名】 森本 信之

MORIMOTO, Nobuyuki

【住所又は居所】

[ADDRESS]

佐賀県杵島郡江北町大字上小田 Saga prefecture Kishima Kohoku-cho 2201番地 住友シチックス Kami Oda 2201 Sumitomo Sitix Corp.

株式会社内

(72)【発明者】

(72)[INVENTOR]

【氏名】 足立 尚志

ADACHI, Takashi

【住所又は居所】

[ADDRESS]

佐賀県杵島郡江北町大字上小田 Saga prefecture 株式会社内

Kishima Kohoku-cho 2201番地 住友シチックス Kami Oda 2201 Sumitomo Sitix Corp.

(72)【発明者】

(72)[INVENTOR]

【氏名】 佐野 正和

SANO, Masakazu

【住所又は居所】

[ADDRESS]

佐賀県杵島郡江北町大字上小田 Saga prefecture Kishima Kohoku-cho 2 2 0 1 番地 住友シチックス Oaza Kami Oda 2201 Sumitomo Sitix Corp. 株式会社内

(74)【代理人】

(74)[PATENT ATTORNEY]

【弁理士】

【氏名又は名称】 押田 良久 OSHIDA, Takahisa

(57)【要約】

(57)[SUMMARY]



【課題】

【解決手段】

シリコンエピタキシャル層を形成した後、非酸化性雰囲気で所要の昇温速度で1200~130℃に急速加熱し、短時間保持後に、所要の降温速度で急速冷却することにより、基板内部に所要密度のBMDを得られる。

[SUBJECT]


After forming a silicon epitaxial layer on a silicon semiconductor substrate, the heat-treating method of the silicon semiconductor substrate which can make the inside of a substrate precipitate the micro defect of the degree which can anticipate IG effect in a short time, An offer of the thermal treatment equipment using the silicon epitaxial-growth apparatus which can achieve the improvement in productivity, putting the above-mentioned heat-treating method into effect.

[SOLUTION]

After forming a silicon epitaxial layer, a rapid heating is performed to 1200-1300 degrees C by required temperature drop in non-oxidising atmosphere.

BMD of a required density is obtained inside a substrate by performing a quick cooling at required temperature-drop velocity after a short-time maintenance.





Quick heating, quick cooling heat process								
Temperature (degrees C)								
Epitaxial Layer Growth Process	Estimated Heat Process							
Time (hr)								

【特許請求の範囲】

【請求項1】

シリコン半導体基板上にシリコンエピタキシャル層を形成した後、非酸化性雰囲気内で1200℃以上に昇温し、1200~1300℃の範囲内で5~300秒保持後、隆温速度10℃/秒以上で冷却して、基板内部に1×10⁸ (cm⁻³)以上のBMDを得るシリコン半導体基板の熱処理方法。

[CLAIMS]

[CLAIM 1]

After forming a silicon epitaxial layer on a silicon semiconductor substrate, a temperature rise is performed to 1200 degrees C or more within non-oxidising atmosphere.

It cools after a 5-300 seconds maintenance within the limits of 1200-1300 degrees C above the 10 degrees-C / second in temperature drop velocity.

The heat-treating method of the silicon semiconductor substrate which obtains inside a



substrate BMD more than 1*108 (cm-3).

【請求項2】

請求項1において、室温~90 0℃より昇温速度10~10 0℃/秒で1200~125 0℃の範囲に昇温し、5~60 秒保持した後、降温速度50~ 100℃/秒で900℃~室温 まで冷却するシリコン半導体基 板の熱処理方法。

【請求項3】

請求項1において、シリコンエピタキシャル成長装置を用い、エピタキシャル成長プロセスに続いて連続して熱処理するシリコン半導体基板の熱処理方法。

【請求項4】

基板のハンドリングシステムを 中心にマルチチャンバー構造を 有するシリコンエピタキシャル 成長装置において、少なくとも 1つのチャンバーに急速加熱お よび急速冷却の熱処理が可能な 熱処理装置を設けた請求項1の シリコン半導体基板の熱処理装置。

【発明の詳細な説明】

[0001]

[CLAIM 2]

In Claim 1, a temperature rise is performed to the range of 1200-1250 degrees C by the 10-100 degrees-C / second of temperature drops from room-temperature -900 degree C.

The heat-treating method of the silicon semiconductor substrate cooled to 900 degrees C - a room temperature by the 50-100 degrees-C / second in temperature-drop velocity after maintaining for 5 to 60 seconds.

[CLAIM 3]

The heat-treating method of the silicon semiconductor substrate continuously heat-treated in Claim 1 following an epitaxial-growth process using silicon epitaxial-growth apparatus.

[CLAIM 4]

The thermal treatment equipment of the silicon semiconductor substrate of Claim 1 which provided at least the thermal treatment equipment which can heat-treat a rapid heating and a quick cooling in the one chamber in the silicon epitaxial-growth apparatus which has the multi chamber structure centring around the handling system of a substrate.

[DETAILED DESCRIPTION OF INVENTION]

[0001]



【発明の属する技術分野】

この発明は、シリコン半導体基 板上にシリコンエピタキシャル 層を形成したシリコン半導体基 板の熱処理方法に係り、基板上 にシリコンエピタキシャル層を 形成したのち、非酸化性雰囲気 内で急速加熱および急速冷却の 高温短時間熱処理を施すことに より、効率よく基板内部にIG 効果の期待できる程度の微小欠 陥を析出させるシリコン半導体 基板の熱処理方法と、マルチチ ャンバー構造のエピタキシャル 成長装置に急速加熱及び急速冷 却が可能な熱処理装置を有する チャンバーを設けた熱処理装置 に関する。

[0002]

【従来の技術】

シリコン半導体基板の製造工程において、金属不純物を半導体 基板内部に取り込む方法として、Intrinsic Ge ttering(以後IGと記載)法が知られており、これは、シリコン半導体基板内部の微小 欠陥(Bulk Micro Defect、以後BMDと記載)を利用する方法である。

[TECHNICAL FIELD]

This invention concerns on the heat-treating method of the silicon semiconductor substrate which formed the silicon epitaxial layer on the silicon semiconductor substrate.

After forming a silicon epitaxial layer on a it relates by applying temperature short-time heat treating of a rapid heating and a quick cooling within non-oxidising atmosphere to the thermal treatment equipment which provided the chamber which has the thermal treatment equipment in which a rapid heating and a quick cooling are possible, in the heat-treating method of the silicon semiconductor substrate which makes the inside of a substrate precipitate efficiently the micro defect of the degree which can anticipate IG effect, and the epitaxial-growth apparatus of the multi chamber structure.

[0002]

[PRIOR ART]

It is Intrinsic as the method of receiving a metal-impurity object inside a semiconductor substrate in the manufacturing process of a silicon semiconductor substrate. Gettering (henceforth IG and description) method is known.

This is the method of utilising the micro defect inside a silicon semiconductor substrate (it describing as BMD Bulk Micro Defect and henceforth).



[0003]

その具体的例として、例えば、 予め酸化性雰囲気内で110 0℃以上の高温熱処理を施し、 シリコン半導体基板の表層格子 間酸素を外方拡散させ無欠陥層 (Denuded Zone, 以後DZ層と記載)を形成させ たのち、低温処理にてシリコン 半導体基板内部にBMDを形成 させたウェーハ(DZ-IGウ ェーハ)が、デバイス工程で適 用されている。

[0004]

また、シリコン半導体基板上に シリコンエピタキシャル層を成 長させたエピタキシャルウェー ハにもIGの適用がなされてい る。しかし、エピタキシャルウ ェーハは、その成膜プロセスに おいて高温熱処理を施すため に、酸素析出核の縮小、消滅が 起こる。従って、デバイスプロ セス中において、ゲッタリング に必要な酸素析出物の密度およ びサイズが確保できない。

[0005]

上記問題を解決するために、い くつかの提案がなされている。 例えば、特開平3-50186 号では、エピタキシャル層形成 前に700~900℃で4時間

[0003]

It considers as that concrete example, for example, high-temperature heat treating of 1100 degrees C or more is beforehand applied within an oxidising atmosphere.

After making the defective layer (it describes as DZ layer Denuded Zone and henceforth) without performing the outside diffusion of oxygen between surface lattices of a silicon semiconductor substrate form, the wafer (DZ-IG wafer) which made BMD form on the inside of a silicon semiconductor substrate by lowtemperature process is applied at the device process.

[0004]

Moreover, application of IG is formed by the epitaxial wafer which grew the silicon epitaxial layer on the silicon semiconductor substrate.

However, in order that an epitaxial wafer may apply high-temperature heat treating in that film-forming process, the reduction of an oxygen precipitation nucleus and disappearance arise.

Therefore, the density and size of oxygen deposit required for a gettering are not securable in a device process.

[0005]

Some proposals are formed in order to solve an above-mentioned problem.

For example, a low hot-temperature process of 4 hours or more is applied at 700-900 degrees C before the epitaxial stratification 以上の低温熱処理を施し、予め unexamined Japanese patent No. 3-50186.



酸素析出核を形成もしくは、成 長させ、その後エピタキシャル 成長を行う方法が提案されてい る。一方、特開昭63-198 334号では、エピタキシャル 層形成後に、650~900℃ で4~20時間の熱処理を施 し、酸素析出物を形成させる方 法が提案されている。

Beforehand, an oxygen precipitation nucleus is made to form. Or, it is made to grow.

The method of performing an epitaxial growth after that is proposed.

On the one side, heat treating of 4-20 hours is applied at 650-900 degrees C after the epitaxial stratification at unexamined Japanese patent No. 63-198334.

The method of making oxygen deposit form is proposed.

[0006]

[0006]

【発明が解決しようとする課 [PROBLEM ADDRESSED] 題】

シリコン半導体基板上にシリコ ンエピタキシャル層を成長させ る熱処理において、シリコン半 導体基板の格子間酸素濃度が 1 $1 \sim 1.7 \times 1.0^{-17}$ (a toms /cm³)、比抵抗が0.01 $\sim 100 (\Omega cm) のシリコン$ ウェーハを、例えば図7に従来 のエピタキシャル成長プロセス を示すように、1150℃程度 で塩酸ガス導入によるウェーハ 表面のクリーニングを行い、そ の後、1100℃程度でエピタ キシャル膜の成長を行う。

In heat treating which grows a silicon epitaxial layer on a silicon semiconductor substrate, the oxygen density between lattices of a silicon semiconductor substrate is 11 to 17*1017 (atoms/cm3). A specific resistance becomes as follows the silicon wafer of 0.01-100 (OMEGA) (cm), as a conventional epitaxial-growth process is shown, for example, in Fig. 7. The wafer surface by hydrochloric-acid gas guide is cleaned at about 1150 degrees C.

Then, an epitaxial film is grown at about 1100 degrees C.

[0007]

しかし、前記熱処理では、シリ コン半導体基板内部のBMD成 長が抑制され、ゲッタリングに 必要なBMD密度およびサイズ

[0007]

However, in above-mentioned heat treating, BMD growth inside a silicon semiconductor substrate is suppressed.

BMD density and size required for a gettering



が確保できない。そのため、前 are not securable. 記のエピタキシャル層形成前後 に酸素析出物を形成あるいは成 長させる手法が適用されてい る。

[0008]

ところで、エピタキシャル層形 成前の熱処理に関しては、エピ タキシャル層の表面品質劣化が 懸念される。また熱処理時間に 関して、従来の方法では、いず れもエピタキシャル層形成前後 に4時間以上の熱処理が必要と なるため、生産性が低下する問 題がある。

[0009]

この発明は、シリコン半導体基 板上にシリコンエピタキシャル 層を形成した後、短時間で基板 内部にIG効果の期待できる程 度の微小欠陥を析出させること が可能なシリコン半導体基板の 熱処理方法の提供を目的とし、 且つ前記熱処理方法を実施しな がら生産性の向上を図ることが 可能なシリコンエピタキシャル 成長装置を用いた熱処理装置の 提供を目的としている。

[0010]

Therefore, the technique of forming or growing oxygen deposit is applied before and after the above-mentioned epitaxial stratification.

[8000]

Incidentally, it relates to the heat treating before the epitaxial stratification, and it is anxious about surface quality degradation of an epitaxial layer.

Moreover it relates to a heat-treating time.

By the conventional method, since heat treating of 4 hours or more is each required before and after the epitaxial stratification, there is a problem which productivity reduce.

[0009]

This invention becomes as follows after forming silicon epitaxial layer on а silicon semiconductor substrate. It aims at an offer of the heat-treating method of the silicon semiconductor substrate which can make the inside of a substrate precipitate the micro defect of the degree which can anticipate IG effect in a short time.

And it aims at the offer of the thermal treatment equipment using the silicon epitaxialgrowth apparatus which can achieve the improvement in productivity, putting the abovementioned heat-treating method into effect.

[0010]

【課題を解決するための手段】

[SOLUTION OF THE INVENTION]



発明者は、シリコンエピタキ間でと、 りコンとの関係を が成した後、の期待させる。 を形は、の期待させる。 を形は、のがでする。 をのがでする。 をのがでする。 をのがでする。 をのがでする。 をのがでする。 をのがでする。 をでする。 をで

[0011]

すなわち、この発明は、エピタ キシャルウェーハにおいて、デ バイスプロセス中に十分なIG 効果を得るための熱処理方法で あり、例えばシリコン半導体基 板の格子間酸素濃度が11~1 7×10^{17} (a t o m s / c m 3) 、比抵抗が0.01~100 (Ωcm) のシリコンウェーハ にシリコンエピタキシャル層を 形成させたのち、例えば非酸化 性雰囲気内で昇温速度1~20 0℃/秒で1200℃以上に昇 温し、1200~1300℃の 範囲内で5~300秒保持後、 降温速度10~200℃/秒で 900℃~室温程度まで冷却す ることで、基板内部に1×10⁸ (cm⁻³) 以上のBMDを得る

The inventor did various examination for the purpose of the heat-treating method of the silicon semiconductor substrate which can make the inside of a substrate precipitate the micro defect of the degree which can anticipate IG effect in a short time, after having formed the silicon epitaxial layer.

As a result, after forming a silicon epitaxial layer, a rapid heating is performed to 1200-1300 degrees C in non-oxidising atmosphere. It realises obtaining BMD of a required density inside a substrate by performing a quick cooling at required temperature-drop velocity after a short-time maintenance.

This invention was perfected.

[0011]

That is, this invention is the heat-treating method for obtaining IG effect sufficient in a device process in an epitaxial wafer.

For example, the oxygen density between lattices of a silicon semiconductor substrate is 11 to 17*1017 (atoms/cm3). After a specific resistance makes a silicon epitaxial layer form on the silicon wafer of 0.01-100 (OMEGA) (cm), for example, a temperature rise is performed to 1200 degrees C or more by the 1-200 degrees-C / second of temperature drops within non-oxidising atmosphere.

It is cooling to 900 degrees C - the room-temperature degree by 5-300 seconds maintenance back and the 10-200 degrees-C / second in temperature-drop velocity within the limits of 1200-1300 degrees C, and it is the heat-treating method of the silicon semiconductor substrate which can obtain



板の熱処理方法である。

ことができるシリコン半導体基 inside a substrate BMD more than 1*108 (cm-3).

[0012]

さらに、発明者は、マルチチャ ンバー構造を有するシリコンエ ピタキシャル成長可能な熱処理 装置において、少なくとも1つ のチャンバーに前記記載の急速 加熱および急速冷却可能な熱処 理装置を具備することで、エピ タキシャル層形成工程中に、上 記の急速加熱および急速冷却の 高温短時間熱処理を行うことに より、効率よく短時間で連続的 に熱処理を行うことができるこ とを知見し、この発明を完成し た。

[0013]

【発明の実施の形態】

この発明において、対象とする シリコン半導体基板は、その格 子間酸素濃度が11~17×1 $0^{-17} (a t om s / cm^{-3})$ 比抵抗が 0.01~100 (Ω cm)の基板である。先の比抵 抗値の範囲を対象とするのは、 エピタキシャル成長プロセスで 酸素析出物の成長抑制が顕著と なるためであり、また、格子間 酸素濃度の範囲に関してはシリ コン半導体基板の格子間酸素濃 度が11×10¹⁷ (atoms

[0012]

Furthermore, an inventor is comprising at least the thermal treatment equipment in which the rapid heating of an above-mentioned description and a quick cooling are possible, to one chamber in the thermal treatment equipment which has the multi chamber structure and in which a silicon epitaxial growth is possible, and it realises that it can heat-treat continuously efficiently in a short time by performing high-temperature short-time heat treating of the above-mentioned rapid heating and a quick cooling in an epitaxial stratification process.

This invention was perfected.

[0013]

[Embodiment]

The oxygen density between that lattice is 11 to 17*1017 (atoms/cm3) in the target silicon semiconductor substrate in this invention. A specific resistance is the substrate of 0.01-100 (OMEGA) (cm).

It is aimed at the range of previous specificresistance value for growth suppressing of oxygen deposit becoming remarkable in an epitaxial-growth process.

Moreover, if the oxygen density between lattices of a silicon semiconductor substrate is under 11*1017 (atoms/cm3), it relates to the range of the oxygen density between lattices,



/ c m ³) 未満では、基板内部 のBMD密度が、1×10⁸(c m⁻³) 以下となりゲッタリング 効率が低下し、また格子間酸素 濃度が17×10¹⁷ (a t o m s/cm³)を越えると、BM D密度が1×10 ¹⁰ (cm⁻³) 以上となり、基板の機械的強度 が弱くなるためである。

[0014]

以下に、この発明による熱処理 方法を図1に基づいて説明す る。この発明の熱処理方法にお ける特徴である急速加熱および 急速冷却の熱処理は、エピタキ シャル成長プロセス終了後、例 えば、非酸化性雰囲気内で昇温 速度1~200℃/秒で120 0℃以上に昇温し、1200~ 1300℃の範囲内で5~30 〇秒保持後、降温速度10~2 00℃/秒で冷却する。この熱 処理の開始温度は、室温~90 0℃程度、また終了温度は90 0℃~室温の範囲内でよい。

[0015]

の不活性ガス雰囲気が望まし い。

BMD density inside a substrate becomes below 1*108 (cm-3), and a gettering efficiency reduces.

Moreover if the oxygen density between lattices exceeds 17*1017 (atoms/cm3), 1*more than 1010 (cm-3) will be the BMD density.

The mechanical strength of a substrate is because it becomes weak.

[0014]

Below, the heat-treating method by this invention is explained based on Fig. 1.

The temperature rise of the heat treating of the rapid heating which is the characteristic in the heat-treating method of this invention, and a quick cooling is performed to 1200 degrees C or more by the 1-200 degrees-C / second of temperature drops after the epitaxial-growth process completion (for example, inside of nonoxidising atmosphere).

After a 5-300 seconds maintenance within the limits of 1200-1300 degrees C, it cools by the 10-200 degrees-C / second in temperaturedrop velocity.

The start temperature of this heat treating becomes as follows. It is about 900 degrees C from a room temperature. Moreover completion temperature is sufficient within the limits of 900 degrees C - a room temperature.

[0015]

この発明において、非酸化性雰 In this invention, inert-gas atmosphere, such as 囲気としては、N 2、A r など N2 and Ar, is desirable as non-oxidising atmosphere.



[0016]

また、急速加熱および急速冷却 の熱処理条件としては、降温速 度を10℃/秒未満、または、 保持時間を5秒未満、または、 熱処理温度を1200℃未満で 行った場合、シリコン半導体基 板にはBMDの析出量が少なく 十分なIG効果が得られず、昇 温速度、降温速度が200℃/ 秒を超える場合、または、熱処 理時間が300秒を超える場 合、または熱処理温度が130 0℃を超える場合、いずれの条 件下でもシリコン半導体基板に スリップ転移が発生する問題が あるため、前述の範囲が好まし い。なお、スリップの発生が防 止できる基板保持治具や装置を 用いることができる場合は、特 に前記の昇温速度、降温速度の 上限は不要である。

[0017]

この発明において、熱処理はランプアニール炉で行うことが好ましく、生産性、効率の向上のため昇温速度は少なくとも1℃/秒以上とするが、その熱源であるランプの耐久性を低下させないため、また、熱処理時間に関して、60秒以上ではBMDの析出量に著しい変化がないこ

[0016]

Moreover, as a rapid heating and heat-treating conditions of a quick cooling, it is temperaturedrop velocity under a 10 degree-C / second. Or. when less than 5 seconds or heat-treating temperature is performed a holding time at less than 1200 degrees C, IG effect that the amount of precipitation of BMD is few and is sufficient is not obtained by the silicon semiconductor substrate. When a temperature drop and temperature-drop velocity exceed a degree-C / second, Or, when a heat-treating time exceeds 300 seconds, Or when heattreating temperature exceeds 1300 degrees C. Since the problem which slip transfer generates is in a silicon semiconductor substrate also on any conditions, the above-mentioned range is desirable.

In addition, when the substrate maintenance jig and the apparatus which can prevent generating of a slip can be used, especially the upper limit of the above-mentioned temperature drop and temperature-drop velocity is unnecessary.

[0017]

In this invention, it is desirable to perform heat treating at a lamp annealing reactor.

A temperature drop costs an at least one degree more than for C / second for the improvement in productivity and an efficiency.

However, in order not to make the endurance of the lamp which is that heat source reduce, it relates to a heat-treating time.

Since there is no remarkable change in the



とから、昇温速度10~100 \mathbb{C} / 秒で1200~1250 \mathbb{C} の範囲に昇温し、5~60秒保持した後、降温速度50~100 \mathbb{C} / 秒で900 \mathbb{C} \sim 室温 まで冷却する工程が特に好ましい。

[0018]

次にこの発明におけるエピタキ シャル成長装置を用いた熱処理 装置に関して図2に基づいて説 明する。図示の熱処理装置は、 マルチチャンバー構造を有する シリコンエピタキシャル成長可 能な熱処理装置において、少な くとも1つのチャンバーに前記 条件の急速加熱および急速冷却 を実施可能な熱処理装置を具備 しており、ここでは、この発明 の急速加熱および急速冷却の熱 処理は、シリコン半導体基板上 にエピタキシャル層を形成する ためのチャンバーと隣接するチ ャンバーにおいて連続的に熱処 理を行う。

[0019]

ハンドリングシステム1は、密閉されたハンドリング室2の中央に配置され、円形のハンドリング室2の外周部に配置されるロード室3で受け取ったシリコンウェーハ4を同様に円形のハ

amount of precipitation of BMD in 60 seconds or more, a temperature rise is performed to the range of 1200-1250 degrees C by the 10-100 degrees-C / second of temperature drops.

After maintaining for 5 to 60 seconds, the process cooled to 900 degrees C - a room temperature by the 50-100 degrees-C / second in temperature-drop velocity is especially preferable.

[0018]

Next it relates to the thermal treatment equipment using the epitaxial-growth apparatus in this invention, and it explains based on Fig. 2.

The thermal treatment equipment of illustration has comprised at least the thermal treatment equipment which can perform the rapid heating and the quick cooling of abovementioned conditions, to the one chamber in the thermal treatment equipment which has the multi chamber structure and in which a silicon epitaxial growth is possible.

Here, the rapid heating of this invention and heat treating of a quick cooling heat-treat continuously in the chamber for forming an epitaxial layer on a silicon semiconductor substrate, and the chamber to which it is adjacent.

[0019]

The handling chamber 2 to which the air-tight of the handling system 1 was performed is arranged central.

ング室2の外周部に配置される After transferring the silicon wafer 4 received by ロード室3で受け取ったシリコ the load chamber 3 arranged on the periphery ンウェーハ4を同様に円形のハ of the circular handling chamber 2 to the



されるエピタキシャル形成室 5,6に移送してエピタキシャ ル層を形成した後、隣接する急 速加熱冷却室7で所定の急速加 熱冷却の熱処理を行い、その後 クーリングステーション8で室 温まで冷却し、搬出室9より装 置外へ出すよう構成されてい る。

[0020]

この発明において、マルチチャ ンバー構造でない単一チャンバ ー構造の場合は、急速加熱冷却 の熱処理を行う際、エピタキシ ャル成長後に急速加熱および急 速冷却の熱処理を行うことにな り、一枚当たりの熱処理時間が 長く、生産性が悪くなる問題が 生じる。従って、マルチチャン バー構造を有する熱処理炉を用 いることで、生産性の悪化を招 くことなく、効率的な熱処理が 可能となる。

[0021]

【実施例】

実施例1

CZ法により育成された面方位 (100)、格子間酸素濃度が $1.1 \sim 1.7 \times 1.0^{-17}$ (a t o m s/cm³)、比抵抗が1(Ω c m)以上の200mm外径の

ンドリング室2の外周部に配置 epitaxial formation chambers 5 and 6 similarly arranged on the periphery of the circular handling chamber 2 and forming an epitaxial layer, predetermined rapid-heating cooling is heat-treated by the rapid-heating cooling chamber 7 to which it is adjacent.

> It cools to a room temperature after that at the cooling station 8.

> It consists of a sending-out chamber 9 so that it may give out of apparatus.

[0020]

In this invention, in the case of the single chamber structure which is not multi chamber structure, when heat-treating rapid-heating cooling, heat treating of a rapid heating and a quick cooling will be performed after an epitaxial growth.

The heat-treating time per sheet is long.

The problem which productivity become bad is produced.

Therefore, efficient heat treating can be performed by using the heat-treat furnace which has the multi chamber structure, without causing deterioration of productivity.

[0021]

[Example]

Example 1

The surface bearing (100) as for the growth was performed by the CZ process, and the oxygen density between lattices are 11 to 17*1017 (atoms/cm3). To the silicon wafer of 200 mm outer diameter more than 1 (OMEGA)



シリコンウェーハに図1に示す ごときヒートパターンの熱処理 を施した。まず、シリコンウェ ーハ上にシリコンエピタキシャ ル層を形成したのち、室温まで 冷却してからランプアニール炉 にてアルゴン雰囲気内で、昇温 速度50℃/秒で1150~1 300℃の種々温度に昇温後、 60秒保持したのち、降温速度 100℃/秒で600℃まで冷 却する熱処理を施した。その後、 前記ウェーハの酸素析出物を成 長させるため酸素雰囲気内で1 000℃、16時間の熱処理を 施した。

[0022]

シリコンウェーハ内部のBMD を観察するため、シリコンウェーハの断面をライトエッチ液に て 2μ mエッチングを施し、その断面を光学顕微鏡でエッチとして密度をカウントとして密度をカウントした。その結果を図3に示す。この時のライトエッチ液の配合比は以下の通りである。

HF:HNO₃:CrO₃:Cu (NO₃)₂:H₂O:CH₃C OOH=60cc:30cc: 30cc:2g:60cc:6 0cc (応用物理,45,1055(1

976) 高野幸男、牧道義 参 照) (cm), the specific resistance heat-treated the heat pattern, as shown in Fig. 1.

First, After forming a silicon epitaxial layer on a silicon wafer, after cooling to a room temperature, it is within argon atmosphere in a lamp annealing reactor. After a temperature rise in various temperature of 1150-1300 degrees C by the 50 degrees-C / second of temperature rise, after maintaining for 60 seconds, heat treating cooled to 600 degrees C by the 100 degrees-C / second in temperature-drop velocity was applied.

Then, in order to grow oxygen deposit of an above-mentioned wafer, heat treating of for 16 hours at 1000 degrees C was applied within oxygen atmosphere.

[0022]

In order to observe BMD inside a silicon wafer, 2 micrometer etching is applied the cross section of a silicon wafer by the light etching solution.

The density was counted that cross section as an etch pit by the light microscope.

The result is shown in Fig. 3.

The compounding ratios of the light etching solution at this time are as follows.

HF:HNO3:CrO3:Cu(NO3)2:H2O:CH3COOH=6

0cc:30cc:30cc:2g:60cc:60cc

(Refer "applied physics", 45, 1055 (1976)

TAKANO Yukio, and MAKI Michiyoshi)



[0023]

図3より、シリコンウェーハ内 部にIG効果が期待できる程度 のBMDを得るためには、ラン プアニール処理温度としては、 1200℃以上が必要であり、 その時のBMD密度は4×10 $^{8}\sim 5\times 10^{9} (cm^{-3})$ である ことがわかる。一方、ランプア ニール処理温度を1300℃に した場合、BMD密度に著しい 変化はなく、かつシリコンウェ ーハの支持部からスリップ転位 が発生していた。

[0024]

また、シリコン半導体基板の格 子間酸素濃度としては、11~ 1.7×1.0^{-17} (a toms/c m³) の範囲のものが適用でき (atoms/cm3) was applicable. ることが確認できた。さらに、 その時のシリコンウェーハ4断 面は図6に示されるような構造 となっており、表面からおよそ 陥層10であった。

[0025]

比較例1

実施例1で使用したシリコンウ ェーハを用いて、エピタキシャ ル層成長プロセスを行った後、 酸素析出物を成長させるため に、酸素雰囲気内で1000℃、 16時間の熱処理を施した。次 いで実施例1と同様にBMDを

[0023]

In order to obtain BMD which is the degree which can anticipate IG effect to the inside of a silicon wafer, as lamp annealing process temperature, 1200 degrees C or more are more nearly required than Fig. 3.

It turns out that BMD density at that time is 4*108 to 5*109 (cm-3).

On the one side, when lamp annealing process temperature was made into 1300 degrees C, there is no change remarkable in BMD density, and slip transition had generated it from the support part of a silicon wafer.

[0024]

Moreover, as an oxygen density between lattices of a silicon semiconductor substrate, it has confirmed that the range of 11 to 17*1017

Furthermore, silicon wafer 4 cross section at that time forms the structure which is shown in Fig. 6.

The range of about 100-micrometer depth $1~0~0~\mu$ mの深さの範囲が無欠 was the defect-free layer 10 from the surface.


[0025]

Comparative Example 1

The silicon wafer which was used in the example 1 is used.

After performing an epitaxial layer-formation length process, in order to grow oxygen deposit, heat treating of for 16 hours at 1000 degrees C was applied within oxygen atmosphere.

Subsequently BMD was observed as the



観察した結果、図3のnon RTA (as Epi) に示す ように、1. 3×10^{-7} (cm⁻ ³) 以下となり BMDの析出が少 ないことが確認された。

[0026]

実施例2

CZ法により育成された面方位 (100)、格子間酸素濃度が $1.1 \sim 1.7 \times 1.0^{-17}$ (a t o m s/cm³)、比抵抗が1 (Ω cm)以上の200mm外径の シリコンウェーハに図1に示す ごときヒートパターンの熱処理 を施した。まず、シリコンウェ ーハ上にシリコンエピタキシャ ル層を形成したのち、ランプア ニール炉にてアルゴン雰囲気内 で、昇温速度50℃/秒で11 50~1300℃の種々温度に 昇温後、5秒、60秒、120 秒、300秒保持したのち、降 温速度100℃/秒で600℃ まで冷却する熱処理を施した。 その後、前記ウェーハの酸素析 出物を成長させるため酸素雰囲 気内で1000℃、16時間の 熱処理を施した。次いで実施例 1と同様にBMDを観察した結 果を図4に示す。

[0027]

ャル層を形成したウェーハをラ

example 1.

As a result, it is non of Fig. 3. As shown in RTA (as Epi), it becomes below 1.3*107 (cm-3), and it was confirmed that precipitation of BMD is few.

[0026]

Example 2

The surface bearing (100) as for the growth was performed by the CZ process, and the oxygen density between lattices are 11 to 17*1017 (atoms/cm3). To the silicon wafer of 200 mm outer diameter more than 1 (OMEGA) (cm), the specific resistance heat-treated the heat pattern, as shown in Fig. 1.

First, after forming a silicon epitaxial layer on a silicon wafer, after a temperature rise in various temperature of 1150-1300 degrees C by the 50 degrees-C / second of temperature rise within argon atmosphere at a lamp annealing reactor, for 5 seconds, for 60 seconds, after maintaining for 300 seconds. heat treating cooled to 600 degrees C by the 100 degrees-C / second in temperature-drop velocity was applied for 120 seconds.

Then, in order to grow oxygen deposit of an above-mentioned wafer, heat treating of for 16 hours at 1000 degrees C was applied within oxygen atmosphere.

Subsequently the result which observed BMD as the example 1 is shown in Fig. 4.

[0027]

一方、前記シリコンエピタキシ On the one side, the wafer which formed the above-mentioned silicon epitaxial ンプアニール炉にてアルゴン雰 becomes as follows after a temperature rise to



囲気内で、昇温速度 5 0 ℃/秒 で1150~1300の種々温 度に昇温後、60秒保持したの ち、降温速度10℃/秒、50℃ /秒、100℃/秒、200℃ /秒で600℃まで冷却する熱 処理を施した。その後、前記ウ ェーハの酸素析出物を成長させ るため酸素雰囲気内で100 0℃、16時間の熱処理を施し た。次いで実施例1と同様にB MDを観察した結果を図5に示 す。

[0028]

図4、5より、シリコン半導体 基板の格子間酸素濃度が11~ 1.7×1.0^{-17} (a t o m s / c m³)の範囲であり、急速加熱 冷却の熱処理条件としては、1 200℃以上であり、かつ熱処 理時間として5秒以上であれば シリコン基板内部に1×10⁸ $\sim 8 \times 10^{9} (c m^{-3}) \mathcal{O}BMD$ が得られ、十分なIG効果が期 待できることが確認できた。ま た、60秒以上の熱処理時間で は、BMD密度の著しい変化が 見られなかった。

[0029]

また、降温速度についても、1 Dが得られた。しかし100℃ obtained.

the various temperature of 1150-1300 by the 50 degrees-C / second of temperature rise within argon atmosphere at a lamp annealing reactor. After maintaining for 60 seconds, heat treating cooled to 600 degrees C by the 10 degrees-C / second in temperature-drop velocity, the 50 degree-C / second, the 100 degree-C / second. and the 200 degree-C / second was applied.

Then, in order to grow oxygen deposit of an above-mentioned wafer, heat treating of for 16 hours at 1000 degrees C was applied within oxygen atmosphere.

Subsequently the result which observed BMD as the example 1 is shown in Fig. 5.

[0028]

The range of the oxygen density between lattices of a silicon semiconductor substrate is 11 to 17*1017 (atoms/cm3) from Figs. 4 and 5.

As heat-treating conditions of rapid-heating cooling, it is 1200 degrees C or more.

And if it is 5 seconds or more as a heat-treating time, BMD of 1*108 to 8*109 (cm-3) will be obtained inside a silicon substrate.

It has confirmed that sufficient IG effect was expectable.

Moreover, a remarkable change of BMD density was not observed in the heat-treating time for 60 seconds or more.

[0029]

Moreover, also about temperature-drop 0 \mathbb{C} / 秒以上であれば 1×1 0 velocity, when it was more than the 10 degree- $^{8}\sim$ 5 imes 1 0 9 (c m $^{-3}$) $\mathcal{O}\,\mathrm{BM}\,$ C / second, BMD of 1*108 to 5*109 (cm-3) was



/秒以上の降温速度では、BM たシリコンウェーハの支持部か らスリップ転位が発生してい た。

[0030]

However at the temperature-drop velocity D密度の著しい変化はなく、ま more than a 100 degree-C / second, there is no remarkable change of BMD density, and slip transition had generated it from the support part of a silicon wafer.

[0030]

【発明の効果】

この発明は、シリコン半導体基 板上にシリコンエピタキシャル 層を形成したのち、非酸化性雰 囲気内で急速加熱及び急速冷却 の高温短時間熱処理を施すこと により、効率よく基板内部に I G効果の期待できる程度の微小 欠陥を析出させることができ、 またマルチチャンバー構造を有 するシリコンエピタキシャル成 長可能な熱処理装置において、 この急速加熱、急速冷却可能な 熱処理装置を具備したチャンバ ーを設けることにより、生産性 の悪化を招くことなく、効率よ くこの熱処理ができる。

【図面の簡単な説明】

【図1】

この発明による熱処理方法のヒ ートパターン例を示すグラフで ある。

【図2】

[EFFECT OF THE INVENTION]

This invention can make the inside of a substrate precipitate efficiently the micro defect of the degree which can anticipate IG effect, by applying high-temperature short-time treating of a rapid heating and a quick cooling within non-oxidising atmosphere, after forming silicon epitaxial layer on a silicon semiconductor substrate.

Moreover in the thermal treatment equipment which has the multi chamber structure and in which a silicon epitaxial growth is possible, this heat treating can be performed efficiently, without causing deterioration of productivity by providing the chamber which comprised the thermal treatment equipment in which this rapid heating and a quick cooling are possible.

[BRIEF EXPLANATION OF DRAWINGS]

[FIGURE 1]

It is the graph in which the example of a heat pattern of the heat-treating method by this invention is shown.

[FIGURE 2]



要を示す上面説明図である。

この発明による熱処理装置の概 It is the upper-surface explanatory drawing showing the profile of the thermal treatment equipment by this invention.

【図3】

この発明による熱処理方法の熱 処理温度依存性を示す、熱処理 後のBMD密度のグラフであ る。

【図4】

この発明による熱処理方法の熱 処理時間依存性を示す、熱処理 後のBMD密度のグラフであ る。

【図5】

この発明による熱処理方法の降 温速度依存性を示す、熱処理後 のBMD密度のグラフである

【図6】

この発明による熱処理後のシリ コンウェーハの断面説明図であ る。

【図7】

従来のエピタキシャル層成長プ ロセスのヒートパターンを示す グラフである。

【符号の説明】

- ハンドリングシステム
- ハンドリング室
- 3 ロード室

[FIGURE 3]

It is the graph of BMD density after heat treating in which the heat-treating temperature dependency of the heat-treating method by this invention is shown.

[FIGURE 4]

It is the graph of BMD density after heat treating in which the heat-treating time dependence of the heat-treating method by this invention is shown.

[FIGURE 5]

It is the graph of BMD density after heat treating the temperature-drop in which dependence of the heat-treating method by this invention is shown.

[FIGURE 6]

It is the cross-sectional explanatory drawing of the silicon wafer after the heat treating by this invention.

[FIGURE 7]

It is the graph in which the heat pattern of a conventional epitaxial layer-formation length process is shown.

[EXPLANATION OF DRAWING]

- 1 Handling System
- 2 Handling Chamber
- 3 Load Chamber

JP11-150119-A




- 4 シリコンウェーハ
- 5, 6 エピタキシャル形成室 5,6
- 7 急速加熱冷却室
- 8 クーリングステーション
- 9 搬出室
- 10 無欠陥層

- 4 Silicon Wafer
- 5, 6 Epitaxial formation chamber
- 7 Rapid-Heating Cooling Chamber
- 8 Cooling Station
- 9 Sending-Out Chamber
- 10 Defect-free Layer

【図1】


[FIGURE 1]

Quick heating, quick cooling heat process							
Temperature (degrees C)							
Epitaxial Layer Growth Process	Estimated Heat Process						
Time (hr)							



【図2】


[FIGURE 2]





【図3】

[FIGURE 3]



【図4】

[FIGURE 4]

Heat	roc	es	SI	III	<u>ie</u>		┸	пe	aı	7)Ce	es	<u> </u>	ım	<u>e</u>			Heat Process Time	Heat Proce
		a :			~1	3			12.	~15		_		n[()					
		<u> </u>	処		H	, M		皇時		, A	QU.			热					
0.00 1×10 1×10 1×10 1×10 1×10 1×10 1×10	Danie a lane a lane			0	0		€	8 E C	0		□ <u>4</u> 0		2		100 Q 4		8		
g 1×10	9	9				8				ð				8					
1 × 10		Epi+1150T	- 20021+193	Epi+12501:	Ep1+1300C	Ep1+1150C	Ep1-1 12007	Epi+1250T-	Ep1+1300C	Bpi+1150X	Epi+1200C	Epi+1250°C	Ep1+1300°C-	Ep1+1150C	EP1+12001	E.pi+1250C-	Ep1+1300C		

【図6】

[FIGURE 6]






【図7】

[FIGURE 7]


Temperature (degrees C)	
Surface Cleaning by Hydrochloric Acid Gas	Epitaxial Growth Layer
Time (Hr)	Time



【図5】

[FIGURE 5]

| Rate of Temperature Drop |
|--------------------------|--------------------------|--------------------------|--------------------------|
| | | | • |
| - In(Oi) | . In(Oi) In(Oi) | - - | |





DERWENT TERMS AND CONDITIONS

Derwent shall not in any circumstances be liable or responsible for the completeness or accuracy of any Derwent translation and will not be liable for any direct, indirect, consequential or economic loss or loss of profit resulting directly or indirectly from the use of any translation by any customer.

Derwent Information Ltd. is part of The Thomson Corporation

Please visit our home page:

"WWW.DERWENT.CO.UK" (English)

"WWW.DERWENT.CO.JP" (Japanese)